Заказы AlexGhfj | Профессор, Беларусь

Заказы AlexGhfj

Науки

Экономические науки

Технические науки

Естественные науки

Математические науки

Программирование

Гуманитарные науки

Юридические науки

Иностранные языки

Работа с текстом

Дисциплины

Типы работ

Курсовая

Диплом

Контрольная

Реферат

Статья

Решение задач

Отчет по практике

Шпаргалки

Чертеж

Рецензия

Лабораторная

Ответы на вопросы

Презентация

Перевод

Диплом МБА

Доклад

Бизнес-план

On-line тест

Другое

Статус заказа

В аукционе

Черновик

В работе

На гарантии

В корректировке

В арбитраже

Отменен

Завершен

В аукционе

Найти заказы

1 работа

Стоимость

Дата добавления

Срок сдачи

Решение задач

Разработать проект на языке VHDL для реализации модуля RAM и автома…

28 сентября 2024 в 15:16

Электроника

до 50

30 сентября

Описание работы

В аукционе

Ставка

Описание работы

AlexGhfj

Срочно! Требуется помощь с задачей! Необходимо реализовать модуль RAM, который будет хранить две матрицы, и автомат, который будет читать из RAM и умножать эти две матрицы, а результат записывать обратно в RAM. Работаю в modelsim. Описание работы: Модуль RAM(размер 256): Входы: CLK — тактовый сигнал. read — сигнал чтения. write — сигнал записи. ADDR — адрес (для чтения/записи). DataIn — данные на запись. Выходы: DataOut — данные на чтение. Требуется реализовать модуль RAM с вышеуказанными входами и выходами. Память будет использоваться для хранения матриц и итоговых данных вычислений. Модуль автомата для умножения матриц: Входные данные — две матрицы. Необходимо реализовать умножение двух матриц по элементам, записывая результат умножения в RAM. Процесс умножения и записи данных должен происходить синхронно с тактовым сигналом (CLK). Циклы использовать нельзя, все операции должны выполняться с помощью автомата состояний. Особые требования: Все действия, такие как чтение данных, умножение элементов матриц и запись результата в память (RAM), должны выполняться последовательно, управляемые автоматом состояний. Операции чтения/записи в RAM должны синхронизироваться с тактовым сигналом. Все модули должны быть выполнены на языке VHDL. Ожидаемые результаты: Исходный код на VHDL для модуля RAM. Исходный код на VHDL для автомата, реализующего умножение матриц. Тестбенч для проверки корректности работы RAM и автомата с умножением матриц. Примечание: Все операции умножения матриц и запись результатов в память должны быть реализованы без использования циклов, только через автомат состояний и выполнение шагов по клоку.

Свернуть